


ANTI-FUSE ELEMENT AND MANUFACTURE THEREFOR

Publication number: JP10284604
Publication date: 1998-10-23
Inventor: MITSUSHIMA TAKESHI; YUASA HIROSHI
Applicant: MATSUSHITA ELECTRONICS CORP
Classification:
- International: H01L21/82; H01L21/70; (IPC1-7): H01L21/82
- European:
Application number: JP19970089133 19970408
Priority number(s): JP19970089133 19970408

[Report a data error here](#)

Abstract of JP10284604

PROBLEM TO BE SOLVED: To provide an anti-fuse element having a good programming characteristic and high reliability by suppressing the irregularity of the breakdown voltage of an anti-fuse layer. **SOLUTION:** An anti-fuse element comprises a first metal wiring layer 23 formed on a silicon oxide film 22, an interlayer insulating film 24 formed to cover this metal wiring layer 23, a connecting opening 25 formed at a predetermined position of the interlayer insulating film 24, so as to reach the first metal wiring layer 23, an electric conductor 26 formed within the connecting opening 25 such that the surface of the conductor 26 is in the same plane as or projects outwards from the surface of the interlayer insulating film 24, an anti-fuse layer 27 consisting of an insulating film formed on the electric conductor 26, an upper electrode 28 formed on the anti-fuse layer 27, and a second metal wiring layer 29 connected to the upper electrode 28. According to this construction, the anti-fuse layer 27 is formed to have a flat surface, and the irregularities of the breakdown voltage of the anti-fuse layer 27 are suppressed and high reliability can be realized.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-284604

(43)公開日 平成10年(1998)10月23日

(51)Int.Cl.⁶

H 01 L 21/82

識別記号

F I

H 01 L 21/82

F

審査請求 未請求 請求項の数10 ○L (全 12 頁)


(21)出願番号	特願平9-89133	(71)出願人	000005843 松下電子工業株式会社 大阪府高槻市幸町1番1号
(22)出願日	平成9年(1997)4月8日	(72)発明者	光鳴 猛 大阪府高槻市幸町1番1号 松下電子工業 株式会社内
		(72)発明者	湯浅 寛 大阪府高槻市幸町1番1号 松下電子工業 株式会社内
		(74)代理人	弁理士 滝本 智之 (外1名)

(54)【発明の名称】 アンチヒューズ素子およびその製造方法

(57)【要約】

【課題】 アンチヒューズ層の絶縁破壊電圧のばらつきを抑制し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を提供する。

【解決手段】 シリコン酸化膜22の上に形成された第1の金属配線層23と、この金属配線層23を覆って形成された層間絶縁膜24と、層間絶縁膜24の所定の位置に第1の金属配線層23に達するように形成された接続口25と、接続口25内に表面が層間絶縁膜24の表面と同一平面になるかまたは突出して形成された導電体26と、導電体26の上に形成された絶縁膜からなるアンチヒューズ層27と、アンチヒューズ層27の上に形成された上部電極28および上部電極28に接続された第2の金属配線層29とを備えた構成とした。この構成によって、アンチヒューズ層27が平坦面に形成されることになり、アンチヒューズ層27の絶縁破壊電圧のばらつきを抑制し、高信頼性が実現できる。



【特許請求の範囲】

【請求項1】 絶縁膜上に形成された下部配線層と、前記下部配線層を覆って形成された層間絶縁膜と、前記層間絶縁膜の所定の位置に前記下部配線層に達するように形成された接続口と、前記接続口内において表面が前記層間絶縁膜の表面と同一平面になるかまたは突出して形成された導電体と、前記導電体上に形成された絶縁膜からなるアンチヒューズ層と、前記アンチヒューズ層の上に形成された上部電極および前記上部電極に接続された上部配線層とを備えたアンチヒューズ素子。

【請求項2】 層間絶縁膜の表面から突出した導電体の突出量が0～0.2μmである請求項1記載のアンチヒューズ素子。

【請求項3】 導電体が高融点金属である請求項1または2記載のアンチヒューズ素子。

【請求項4】 導電体とアンチヒューズ層との間に窒化金属層を備えた請求項1、2または3記載のアンチヒューズ素子。

【請求項5】 導電体の上部に設けた窒化金属層が窒化タンクステン層または窒化タンタル層であり、かつ前記窒化金属層の表面に窒化チタン層を備えた請求項4記載のアンチヒューズ素子。

【請求項6】 第1の絶縁膜の上に下部配線層を形成する工程と、前記下部配線層を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜の所定の位置に前記下部配線層に達する接続口を設ける工程と、前記接続口内に表面が前記層間絶縁膜の表面と同一平面になるかまたは突出するように導電体を形成する工程と、前記導電体を覆ってアンチヒューズ層となる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に上部電極となる金属膜を形成する工程と、前記第2の絶縁膜と金属膜とを同時にパターニングしてアンチヒューズ層と上部電極とを形成する工程と、前記上部電極に接続する上部配線層を形成する工程とを備えたアンチヒューズ素子の製造方法。

【請求項7】 接続口内に導電体を形成する工程が、選択的化学蒸着法による請求項6記載のアンチヒューズ素子の製造方法。

【請求項8】 接続口内に導電体を形成する工程が、選択的化学蒸着法によって接続口内に高融点金属からなる導電体を形成した後、前記導電体が層間絶縁膜の表面より突出した突出面を化学的機械研磨法によって研磨する工程とからなる請求項6記載のアンチヒューズ素子の製造方法。

【請求項9】 接続口内に高融点金属からなる導電体を形成した後、前記導電体の表面を窒化処理して窒化金属層を形成する工程を有する請求項7または8記載のアンチヒューズ素子の製造方法。

【請求項10】 導電体の表面を窒化処理して窒化金属層を形成した後、前記窒化金属層の表面にのみ窒化チタン層を形成する工程を有する請求項9記載のアンチヒューズ素子の製造方法。

ー^ズ素子の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は半導体集積回路装置におけるアンチヒューズ素子およびその製造方法に関するものである。

【0002】

【従来の技術】近年、ゲートアレイのプロトタイプやその代替品として、ユーザーが論理をプログラミングできるFPGA(Field-Programmable Gate Array)が利用されている。FPGAの主たるプログラミング方式にはメモリー方式とアンチヒューズ方式の2種類あり、FPGAの高速化や高集積化の観点からアンチヒューズ方式が有望視されている。さらに、FPGAの高速化、高集積化のため、アンチヒューズ素子では、多結晶シリコンとシリコン基板に挟まれた構造に代わるものとして、金属配線間に挟まれた構造が開発されている。

【0003】アンチヒューズ素子は、通常、開回路状態または高抵抗状態であり、電気的なプログラミング信号が印加されると低抵抗状態に変化するものである。

【0004】以下図面を参照しながら、従来のアンチヒューズ素子の一例について、図12の断面図を参照して説明する。

【0005】図12において、1はシリコン基板、2はシリコン酸化膜、3はアルミニウム合金からなる第1の金属配線層、4は層間絶縁膜、5は層間絶縁膜4に設けた接続口、6はタンクステンプラグ層、7は絶縁膜からなるアンチヒューズ層、8は窒化チタン膜からなる上部電極、9はアルミニウム合金からなる第2の金属配線層、10はリセスと呼ばれるくぼみ(以下リセスといふ)である。

【0006】このアンチヒューズ素子においては、通常、アンチヒューズ層7がタンクステンプラグ層6と上部電極8との間を実質的に絶縁状態とし、第1の金属配線層3と第2の金属配線層9との間を電気的に開回路状態とする。

【0007】ここで、電気的に絶縁されているタンクステンプラグ層6を含む第1の金属配線層3と第2の金属配線層9との間を、アンチヒューズ層7を通して導通させて回路を形成する場合、まずこれら金属配線層3、9間に電気的なプログラミング信号を外部回路(図示せず)から印加する。外部回路から供給されたプログラミング信号によって、アンチヒューズ層7を挟んで第1、第2の金属配線層3、9間に電圧が印加され、この印加電圧が臨界値を超えると、アンチヒューズ層7が絶縁破壊を起こす。その結果、第1、第2の金属配線層3、9間に低抵抗状態となり、これら金属配線層3、9間に電気的に接続されて新たな回路が形成される。

【0008】次に従来のアンチヒューズ素子の製造方法について、図13(a)～(f)の工程断面図を参照し

て説明する。図 1-3において、図 1-2に示した構成要素と対応する要素には同じ符号を付している。

【0009】まず、シリコン基板 1 の上にシリコン酸化膜 2 を CVD 法によって形成し、さらにこのシリコン酸化膜 2 上にアルミニウム合金をスパッタリング法によって堆積させる。次に、堆積されたアルミニウム合金膜を選択的にマスキングしてエッチングすることによって、アルミニウム合金からなる第 1 の金属配線層 3 を形成する(図 1-3 (a))。

【0010】次に、第 1 の金属配線層 3 の上に層間絶縁膜 4 を形成してから、その表面を平坦化する(図 1-3 (b))。その後、層間絶縁膜 4 を選択的にマスキングしてエッチングすることによって、所定の接続口 5 を形成し、第 1 の金属配線層 3 の一部分を露出させる(図 1-3 (c))。

【0011】次に、第 1 の金属配線層 3 の露出部分上および層間絶縁膜 4 上に、CVD 法によってタンゲステン層 6-a を形成する(図 1-3 (d))。

【0012】次に、リアクティブイオンエッチング法を用いて接続口 5 内にあるタンゲステン層 6-a の部分を残して、他の部分を除去することによって、接続口 5 内にタンゲステンプラグ層 6 を形成する(図 1-3 (e))。

【0013】この工程において、接続口 5 以外の領域にあるタンゲステン層 6-a を完全に除去するためにオーバーエッチングを行うが、このときにタンゲステンプラグ層 6 の表面にリセス 10-a が生じる(図 1-3 (e))。

【0014】次に、プラズマ CVD 法を用いてアンチヒューズ層 7 となるシリコン系絶縁膜を形成し、次にスパッタリング法によって上部電極 8 となる窒化チタン膜を形成する。次にシリコン系絶縁膜と窒化チタン膜とを所定のパターンになるよう選択的に除去して、アンチヒューズ層 7 と上部電極 8 を形成する。次にスパッタリング法を用いてアルミニウム合金膜を形成し、それを選択的にエッチングして、上部電極 8 の上を含んで第 2 の金属配線層 9 を形成することによって、アンチヒューズ素子を完成する(図 1-3 (f))。

【0015】

【発明が解決しようとする課題】上述した従来の構成では、層間絶縁膜 4 上にあるタンゲステン層 6-a の部分を完全に除去するためのオーバーエッチングで、タンゲステンプラグ層 6 の表面に図 1-3 (e) に示すようにリセス 10-a が生じる。そして、タンゲステンプラグ層 6 上にアンチヒューズ層 7 となるシリコン系絶縁膜が気相成長法(CVD 法)によって形成されるのであるが、CVD 法では反応ガス到達量の少ない凹部での膜厚が薄くなる。そのため、リセス 10-a の底部ではアンチヒューズ層 7 として用いられるシリコン系絶縁膜の膜厚が、リセス 10-a の端縁部分上における膜厚に比べて薄くなり、結果としてアンチヒューズ層 7 の膜厚のばらつきが大きくなる。

【0016】アンチヒューズ層 7 が絶縁破壊を生じさせる電界は、主としてアンチヒューズ層 7 の膜厚に依存するため、前述のシリコン系絶縁膜の堆積膜厚のばらつきがそのままアンチヒューズ層 7 の絶縁破壊電圧のばらつきとなる。

【0017】FPGA のプログラム素子としてアンチヒューズ素子を用いる際には、前述のアンチヒューズ層 7 の絶縁破壊電圧のばらつきは、プログラミング上および信頼性上の大きな問題となる。この問題を解決するに

10 は、タンゲステンプラグ層 6 の表面のリセス 10-a を浅くすることが考えられるが、そのためにはオーバーエッチングを少なくすればよい。ところが、そのエッチング量を少なくすると、層間絶縁膜 4 の段差部(図示せず)にタンゲステン層 6-a のエッチング残りが生じてしまい、それによって配線間の電気的短絡が生じて、アンチヒューズ素子を備えた半導体装置の製造歩留まりがいちじるしく低下してしまうという新たな問題が発生する。

【0018】また、タンゲステンプラグ層 6 とシリコン系絶縁物からなるアンチヒューズ層 7 とが直接に接した構造のアンチヒューズ素子では、アンチヒューズ素子形成工程において高温度で熱処理を行うと、シリコン系絶縁物中のシリコンとタンゲステンとが反応してシリサイド層を形成し、アンチヒューズ層 7 の絶縁破壊電圧の低下を生じさせるという問題があった。これを解決する一つの方法として熱処理温度を下げることが考えられるが、特性劣化や信頼性劣化等の新たな問題を生じさせる。

【0019】本発明のアンチヒューズ素子では、リセスの発生を防止し、アンチヒューズ層として用いられている絶縁膜の堆積膜厚のばらつきを少なくし、またメタルプラグ層とアンチヒューズ層の反応を抑制することによって、アンチヒューズ層の絶縁破壊電圧のばらつきを低減し、良好なプログラミング特性および高信頼性を実現することを目的とする。

【0020】

【課題を解決するための手段】この課題を解決するためには本発明は、層間絶縁膜の接続口内に設けた導電体の表面を層間絶縁膜とほぼ同じく突出させることにより、アンチヒューズ層にリセスを生じない構成としたものである。このように、メタルプラグ層の表面が層間絶縁膜と同一平面か突出した構成とすることにより、従来の課題であったアンチヒューズ層として用いる絶縁膜の膜厚のばらつきを抑制できる。

【0021】また本発明のアンチヒューズ素子の製造方法は、メタルプラグ層の表面が層間絶縁膜の表面と同一平面になるかまたは突出するようにしたものであり、一例として、選択的化学蒸着法を用いてメタルプラグ層を形成し、そのメタルプラグ層を化学的機械研磨法(以下 CMP 法という)により研磨する構成としたものである。

【0022】さらには、メタルプラグ層の表面を窒化して窒化金属層を形成するか、またはメタルプラグ層の表面にのみ選択的化学蒸着法を用いて窒化チタン層を形成する構成としたものである。このように、メタルプラグ層の表面に窒化金属層または窒化チタン層を形成することによって、メタルプラグ層が熱処理によってアンチヒューズ層に用いられる絶縁膜と反応することを防止できる。

【0023】したがって、本発明のアンチヒューズ素子およびその製造方法では、アンチヒューズ層の絶縁破壊電圧のばらつきを抑制でき、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を供給することが可能となる。

【0024】

【発明の実施の形態】請求項1の発明は、絶縁膜上に形成された下部配線層と、下部配線層を覆って形成された層間絶縁膜と、層間絶縁膜の所定の位置に下部配線層に達するように形成された接続口と、接続口内において表面が層間絶縁膜の表面と同一平面になるかまたは突出して形成された導電体と、導電体上に形成された絶縁膜からなるアンチヒューズ層と、アンチヒューズ層の上に形成された上部電極および上部電極に接続された上部配線層とを備えた構成としたものであり、接続口内に形成された導電体の表面にリセスがないため、アンチヒューズ層の膜厚のばらつきが少なくなり、アンチヒューズ層の絶縁破壊電圧のばらつきが抑制できる。

【0025】請求項2の発明は、請求項1の発明において、層間絶縁膜の表面から突出した導電体の突出量が0～0.2μmである構成としたものであり、接続口内に形成された導電体の表面が平滑化され、アンチヒューズ層の膜厚のばらつきが一層少なくなる。

【0026】請求項3の発明は、請求項1または2の発明において、導電体として高融点金属を用いたものである。

【0027】請求項4の発明は、請求項1または2の発明に追加して、導電体とアンチヒューズ層との間に窒化金属層を設けたものであり、アンチヒューズ層を構成する絶縁膜と導電体の反応を防止でき、信頼性を向上させることができる。

【0028】請求項5の発明は、導電体の上に設けた窒化金属層が窒化タングステン層または窒化タンタル層で、かつ窒化金属層の表面に窒化チタン層を設けた構成であり、アンチヒューズ層を構成する絶縁膜と導電体の反応をさらに防止できるものであり、信頼性をより向上させることができる。

【0029】請求項6の発明は、本発明のアンチヒューズ素子の製造方法に関するものであり、半導体基板の第1の絶縁膜上に形成された下部配線層を覆って形成した層間絶縁膜の所定位置に下部配線層に達する接続口を設ける工程と、接続口内に表面が層間絶縁膜の表面と同一

平面になるかまたは突出するようにして導電体を形成する工程と、導電体を覆ってアンチヒューズ層となる第2の絶縁膜を形成する工程と、第2の絶縁膜上に上部電極膜となる金属膜を形成する工程と、第2の絶縁膜と金属膜とを同時にパターンニングしてアンチヒューズ層と上部電極とを形成する工程と、上部電極に接続する上部配線層を形成する工程とを備えた構成であり、アンチヒューズ層にリセスがなく、アンチヒューズ層の絶縁破壊電圧にはばらつきのないアンチヒューズ素子を形成できる。

【0030】請求項7の発明は、請求項6の発明において接続口内に導電体を形成する方法が選択的化学蒸着法による構成であり、接続口内の導電体の表面を層間絶縁膜の表面と同一に近づけることができる方法で、アンチヒューズ層の絶縁破壊電圧のばらつきを減少させることができる。

【0031】請求項8の発明は、請求項6の発明において、接続口内に導電体を形成する工程が、選択的化学蒸着法によって接続口内に高融点金属からなる導電体を形成した後、導電体の突出面を化学的機械研磨法を用いて研磨するアンチヒューズの製造方法であって、接続口内の導電体の表面を層間絶縁膜の表面に一層近づけることができる方法で、アンチヒューズ層の絶縁破壊電圧のばらつきを一層減少させることができる。

【0032】請求項9の発明は、請求項6の発明において、接続口内に高融点金属からなる導電体を形成した後、導電体の表面を窒化処理して窒化金属層を形成する工程を付加したものであり、簡単な工程を追加するだけでアンチヒューズ層を構成する絶縁膜と導電体との反応を効果的に防止することができる。

【0033】請求項10の発明は、請求項6の発明において、接続口内に高融点金属からなる導電体を形成した後、導電体の表面を窒化処理して窒化金属層を形成し、さらにその窒化金属層の表面にのみ窒化チタン層を形成する工程を付加したものであり、アンチヒューズ層を構成する絶縁膜と導電体との反応をより一層防止することができる。

【0034】(実施の形態1) 図1は本発明の実施の形態1におけるアンチヒューズ素子の断面図である。図1において、21はシリコン基板、22はシリコン酸化膜、23はアルミニウム合金からなる第1の金属配線層、24はシリコン酸化物からなる層間絶縁膜、25は層間絶縁膜24に設けた接続口、26は表面が層間絶縁膜24の表面と同じ位置かまたはそれよりわずかに突出したタングステンプラグ層、27はアンチヒューズ層、28は窒化チタン膜からなる上部電極、29はアルミニウム合金からなる第2の金属配線層である。

【0035】図1において、第1の金属配線層23および第2の金属配線層29はともに半導体集積回路装置の回路要素である。これらの金属配線層23、29はアンチヒューズ素子が形成されている部位および回路設計上

必要とされた接点以外の範囲では、層間絶縁膜 24 によって互いに絶縁されている。

【0036】タングステンプラグ層 26 は第 1 の金属配線層 23 上にあり、その下部全面で第 1 の金属配線層 23 に接している。また、タングステンプラグ層 26 の表面は層間絶縁膜 24 の表面と同じ位置かまたはそれより多少突出している。アンチヒューズ層 27 はタングステンプラグ層 26 と上部電極 28 との間にあって、上部全面で上部電極 28 に、また下部全面でタングステンプラグ層 26 にそれぞれ接しており、第 1 の金属配線層 23 と第 2 の金属配線層 29 を絶縁している。

【0037】このような構成によって、タングステンプラグ層 26 の表面が平坦になり、その上に形成されたアンチヒューズ層 27 にはリセスを生じない。したがって、従来問題となっていたアンチヒューズ層の膜厚のばらつきがなく、アンチヒューズ層 27 の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素を得ることができる。

【0038】なお、タングステンプラグ層 26 の突出量を 0~0.2 μm とすることによって、アンチヒューズ層 27 の膜厚のばらつきを一層少なくすることができ、アンチヒューズ層 27 の絶縁破壊電圧をより一層安定させることができる。

【0039】上述の説明では、タングステンプラグ層 26 を用いた例をあげたが、タングステンに代えてタンタルなどに代表される他の高融点金属を用いてプラグを形成しても、同様に実施可能である。

【0040】次に図 1 に示した構造のアンチヒューズ素子の製造方法について、図 2 (a) ~ (e) の工程断面図を参照しながら説明する。

【0041】まず、常圧 CVD 法を用いてシリコン基板 21 上にボロン・リンを含むシリコン酸化膜 22 を約 700 nm の厚さに形成し、温度 900°C で 30 分間加熱処理して、その表面を溶融平坦化する。次にシリコン酸化膜 22 上に、スパッタリング法によって、アルミニウム 99 重量% および銅 1 重量% の組成のアルミニウム合金を 400 nm 程度の厚みになるよう堆積させる。次に公知のフォトリソグラフィ法によってレジストパターンを形成し、Cl₂、BCl₃ および N₂ の混合ガスを用いたアクリティブイオンエッティング法によって、アルミニウム合金膜のエッティングをして、シリコン酸化膜 22 の上にアルミニウム合金からなる第 1 の金属配線層 23 を形成する(図 2 (a))。

【0042】次に第 1 の金属配線層 23 およびシリコン酸化膜 22 が形成されたシリコン基板上に、Si (OCH₃)₄ ガスと O₂ ガスを用いたプラズマ CVD 法によって、厚さ約 200 nm のシリコン酸化膜を形成する。次に、公知のレジストエッチバック技術を用いてシリコン酸化膜をエッティングすることによってシリコン酸化膜 22 の表面を平坦化して、層間絶縁膜 24 を形成する

(図 2 (b))。

【0043】次に、層間絶縁膜 24 の上に公知のフォトリソグラフィ法によって所定の箇所にレジストパターンを形成した後、CHF₃、CF₄、O₂、および He の混合ガスを用いたアクリティブイオンエッティング法によってエッティングをして、接続口 25 を形成する(図 2 (c))。

【0044】次に、BCl₃ と F₂ の混合ガスを用いたアクリティブイオンエッティング法によって、接続口 25 の部分の第 1 の金属配線層 23 上のアルミニウム合金膜の表面に形成された自然酸化膜を除去する。続いて大気雰囲気に曝すことなく連続して、SiH₄、WF₆ および H₂ の混合ガスを用いた選択 CVD 法によって、タングステンプラグ層 26 を形成する。選択 CVD 法では導電膜上のみにタングステンが成長する。したがって、接続口 25 の部分にのみタングステンプラグ層 26 が形成されるため、タングステン層 26 を形成した後に、アクリティブイオンエッティング法でシリコン基板全体のタングステンを除去する必要性がない。また、第 1 の金属配線層 23 の上の自然酸化膜を除去した後連続してタングステンプラグ層 26 を形成するため、タングステンプラグ層 26 と第 1 の金属配線層 23 との間のコンタクト抵抗が十分に低い。なお、タングステンプラグ層 26 の表面が層間絶縁膜 24 の表面より多少突出するように成膜を行う(図 2 (d))。

【0045】次に、SiH₄ ガスと Ar ガスを用いたプラズマ CVD 法によって、温度 400°C、圧力 5.0 Torr、RF 電力 80 W の条件でアモルファスシリコン膜を形成し、引き続いで SiH₄ ガスと N₂ ガスを用いて温度 400°C、圧力 2.5 Torr、RF 電力 50 W の条件でシリコン窒化膜を合計約 100 nm の厚さになるよう形成する。次にスパッタリング法によって窒化チタン膜を 300 nm 程度の厚さに形成する。

【0046】次に、窒化チタン膜の上に公知の方法でレジストパターンを形成した後、CHF₃、CF₄、SF₆ および He の混合ガスを用いたアクリティブイオンエッティング法によってエッティングして、アモルファスシリコン膜およびシリコン窒化膜からなるアンチヒューズ層 27 と、窒化チタン膜からなる上部電極 28 とを形成する。次に、スパッタリング法によってアルミニウム 99 重量% および銅 1 重量% の組成のアルミニウム合金膜を約 600 nm の厚さに形成した後、アルミニウム合金膜をマスキングしてエッティングし、上部電極 28 の上を含んで第 2 の金属配線層 29 を形成することによりアンチヒューズ素子が完成する(図 2 (e))。

【0047】上述の製造方法では、タングステンプラグ層 26 を選択 CVD 法を用いて形成するために、アンチヒューズ層 27 は、従来技術のように凹部になったタングステンプラグ層上ではなく、表面が層間絶縁膜 24 のそれと同じ位置かまたは多少突出して形成されている

ためにリセスがない。したがって、タングステンプラグ層 26 上でアンチヒューズ層 27 の膜厚がばらつくという問題が発生せず、アンチヒューズ層 27 の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を得ることができる。

【0048】図3に実施の形態1のアンチヒューズ素子と従来のアンチヒューズ素子の絶縁破壊電圧分布を対比させて示す。図3において、(A)は実施の形態1のアンチヒューズ素子の絶縁破壊電圧の分布であり、(B)は従来のアンチヒューズ素子のそれである。

【0049】図3から明らかなように、従来のアンチヒューズ素子(B)では耐圧が8~13Vの範囲内に80%の素子しか入っていないが、実施の形態1のアンチヒューズ素子(A)では95%の素子が含まれており、実施の形態1のアンチヒューズ素子が優れた絶縁破壊電圧分布特性を有していることがわかる。

【0050】なお、この例では選択CVD法を用いてタングステンプラグを形成したが、選択CVD法を用いてアルミニウムプラグや銅プラグを形成しても同様の効果を得ることができる。

【0051】(実施の形態2) 図4(a)~(c)は本発明の実施の形態2におけるアンチヒューズ素子の製造方法を示す工程断面図である。実施の形態2は実施の形態1における製造方法を改善したものであり、より特性の安定したアンチヒューズ素子を製造することができる。これらの図において、図2(a)~(e)において示した構成要素と対応する要素には同じ符号を付している。

【0052】図4(a)に示す断面構造は図2(a)~(c)に示した工程を経たものと同じ構造を示しているが、この構造ではタングステンプラグ層26の表面が層間絶縁膜24の表面から30a(以下突出量という)で示す分突出している(図4(a))。

【0053】次に、CMP法によってスラリー(研磨液)とパッド(研磨布)を用いてタングステンプラグ層26を層間絶縁膜24の表面よりの突出量30aが0.1μm程度(突出量30b)になるまで研磨し、クエン酸水溶液によりシリコン基板21全体を洗浄する(図4(b))。なお突出量30bを0.1μmとしたが、0~0.2μmの範囲にあればよい。

【0054】次に、SiH₄ガスとArガスを用いたプラズマCVD法によって、温度400℃、圧力5.0Torr、RF電力80Wの条件でアモルファシリコンを堆積させ、引き続いでSiH₄ガスとN₂ガスを用いて温度400℃、圧力2.5Torr、RF電力50Wの条件でシリコン窒化物を堆積させて、合計の厚さが約100nmの膜を形成する。次にスパッタリング法によって膜厚約300nmの窒化チタン膜を形成する。

【0055】次に、窒化チタン膜上に公知の方法によってレジストパターンを形成し、CHF₃、CF₄、SF₆

およびHeの混合ガスを用いたリアクティブイオンエッチング法で選択的に所定のパターンにエッチングして、アモルファシリコン膜とシリコン窒化膜とからなるアンチヒューズ層27と、窒化チタン膜からなる上部電極28とを形成する。次に、スパッタリング法によって、アルミニウム99重量%および銅1重量%の組成のアルミニウム合金を約600nmの厚さに堆積させた後、このアルミニウム合金膜を所定のパターンにマスキングしつつエッチングして、上部電極28の上を含んで第2の金属配線層29を形成することによって、アンチヒューズ素子を完成する(図4(c))。

【0056】この方法では、タングステンプラグ層26を選択CVD法で形成し、さらにCMP法で研磨することによって、層間絶縁膜24からの突出量30bを0~0.2μm程度にすることができる。したがって、アンチヒューズ層27は従来の素子のように凹部のあるタングステンプラグ層上にではなく、層間絶縁膜24より表面が上部に位置して水平部となったタングステンプラグ層26上に形成することができ、タングステンプラグ層26上でアンチヒューズ層27の膜厚がばらつくという問題が発生しない。このようにアンチヒューズ層27の膜厚のばらつきを抑制することによって、アンチヒューズ層27の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を得ることができる。

【0057】なお、この例では選択CVD法を用いてタングステンプラグ層26を形成したが、タングステンに代えてアルミニウムプラグや銅プラグを形成しても同様の効果を得ることができる。

【0058】図5に実施の形態2のアンチヒューズ素子の絶縁破壊電圧分布を、実施の形態1のそれと対比させて示す。図において、(C)は実施の形態2のアンチヒューズ素子の絶縁破壊電圧の分布であり、(A)は実施の形態1のアンチヒューズ素子の絶縁破壊電圧の分布である。

【0059】図5から明らかなように、実施の形態2のアンチヒューズ素子は実施の形態1のアンチヒューズ素子よりさらに良好な絶縁破壊電圧の分布を示している。

【0060】(実施の形態3) 図6は本発明の実施の形態3におけるアンチヒューズ素子の断面図である。図6において、図1に示した構成要素と対応する要素には同じ符号を付している。なお、31は下部電極で、窒化タングステンなどの窒化金属からなり、タングステンプラグ層26と上部電極28との間に形成されたものである。

【0061】図6において、第1の金属配線層23および第2の金属配線層29は半導体集積回路装置の回路要素である。また、これら金属配線層23、29はアンチヒューズが形成されている部位および回路設計上必要とされた接点以外の範囲では層間絶縁膜24によって絶縁

されている。

【0062】タングステンプラグ層26は第1の金属配線層23上にあり、その下部全面で第1の金属配線層23に接している。また、タングステンプラグ層26の表面は層間絶縁膜24の表面より上部に位置し、タングステンプラグ層26の表面には窒化タングステン層からなる下部電極31が形成されている。アンチヒューズ層27は下部電極31と上部電極28との間にあり、上部全面で上部電極28に、また下部全面で下部電極31にそれぞれ接しており、通常は第1の金属配線層23と第2の金属配線層29を絶縁している。

【0063】このような構成とすることによって、アンチヒューズ層27は、従来素子のように凹部になったタングステンプラグ層上ではなく、平坦な窒化タングステン層からなる下部電極31上に形成されるため、タングステンプラグ層26上でアンチヒューズ層27の膜厚がばらつくという問題や、タングステンプラグ層26とアンチヒューズ層27との間で反応層が形成されるという問題を発生しない。したがって、膜厚のばらつきの抑制および反応層形成の抑制によって、アンチヒューズ層27の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を得ることができる。

【0064】次に実施の形態3のアンチヒューズ素子の製造方法について、図7(a)～(d)を参照しながら説明する。これらの図において、図2(a)～(e)に示した構成要素と対応する要素には同一符号を付して説明を省略する。

【0065】図7(a)に示す断面構造は図2(a)～(c)を経たものと同一構造を示しているが、この構造ではタングステンプラグ層26の表面が層間絶縁膜24の表面から符号30aで示す分突出している(図7(a))。

【0066】次にCMP法によってスラリー(研磨液)とパッド(研磨布)を用いてタングステンプラグ層26を層間絶縁膜24の表面からの突出量30bが0.10μmとなるまで研磨し、シリコン基板21全体をクエン酸水溶液で洗浄する(図7(b))。なお、タングステンプラグ層26の突出量30bを0.1μmとしたが、0～0.2μmの範囲にあればよい。

【0067】次に、NH₃ガスを用いて温度400℃、圧力10.0Torr、RF電力300Wの条件下で5分間、タングステンプラグ層26をプラズマ窒化することによって、タングステンプラグ層26の表面に下部電極31となる窒化タングステン層を形成する(図7(c))。

【0068】次に、SiH₄ガスとArガスを用いたプラズマCVD法によって、温度400℃、圧力5.0Torr、RF電力80Wの条件でアモルファスシリコンを、次にSiH₄ガスおよびN₂ガスを用いて温度400

℃、圧力2.5Torr、RF電力50Wの条件でシリコン窒化物を堆積させ、合計約100nmの厚さの膜を形成する。次にスパッタリング法によって窒化チタン膜を300nm程度堆積する。

【0069】次に、窒化チタン膜の上の所定箇所にレジストパターンを形成した後、CH₄、CF₄、SF₆およびHeの混合ガスを用いたアクリティブイオンエッチング法によって窒化チタン膜、シリコン窒化膜およびアモルファスシリコン膜をエッチングして、上部電極28とアンチヒューズ層27を形成する。このようにして、窒化タングステン層からなる下部電極31、アモルファスシリコン膜からなるアンチヒューズ層27および窒化チタン膜からなる上部電極28とで構成されるアンチヒューズ素子が形成される。

【0070】次に、スパッタリング法によって、アルミニウム9重量%および銅1重量%の組成で、アルミニウム合金を600nm程度の厚みに堆積する。このアルミニウム合金膜をマスキングしつつエッチングすることによって、第2の金属配線層29を形成する(図7(d))。

【0071】上述の製造方法においては、タングステンプラグ層26を選択CVD法を用いて形成し、CMP法によって研磨して層間絶縁膜24の表面からの突出量30bを0～0.2μmに規制し、かつタングステンプラグ層26の表面を窒化処理して下部電極31となる窒化タングステン層を設けている。そのため、アンチヒューズ層27を、従来の素子のように凹部になったタングステンプラグ層上ではなく、層間絶縁膜24より表面が上部に位置して水平部となった窒化タングステン層上に形成することができ、アンチヒューズ層27の膜厚がばらつくという問題や、製造工程における熱処理でタングステンプラグ層26とアンチヒューズ層27が反応し反応層が形成されるという問題が発生しない。したがって、アンチヒューズ層27の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を得ることができる。

【0072】なお、ここでは選択CVD法を用いてタングステンプラグ層26を形成する例について述べたが、選択CVD法を用いてアルミニウムプラグや銅プラグを形成しても同様の効果を得ることができる。

【0073】図8は実施の形態3のアンチヒューズ素子の絶縁破壊電圧の分布を、実施の形態2のそれと対比させて示す図である。図において、(D)は実施の形態3のアンチヒューズ素子の絶縁破壊電圧の分布であり、(C)は実施の形態2のアンチヒューズ素子の絶縁破壊電圧の分布である。

【0074】この図8から明らかなように、タングステンプラグ層26の表面を窒化処理して、下部電極31となる窒化タングステン層を形成することによって、さらに良好な絶縁破壊電圧分布を有するアンチヒューズ素子

が得られる。

【0075】(実施の形態4) 図9は本発明の実施の形態4におけるアンチヒューズ素子の断面図である。図9において、図6に示した構成要素と対応する要素には同じ符号を付している。

【0076】なお、32は窒化チタンからなる下部電極である。図9において、第1の金属配線層23および第2の金属配線層29は半導体集積回路装置の回路要素である。これら金属配線層23、29は、アンチヒューズ素子が形成されている部位および回路設計上必要とされた接点以外の範囲では層間絶縁膜24によって絶縁されている。

【0077】タングステンプラグ層26は第1の金属配線層23の上にあり、その下部全面で第1の金属配線層23に接している。また、タングステンプラグ層26の表面は層間絶縁膜24の表面より上部に位置し、タングステンプラグ層26の表面には窒化タングステン層31が形成され、その上に窒化チタン膜からなる下部電極32が形成されている。アンチヒューズ層27は下部電極32と上部電極28との間にあり、第1の金属配線層23と第2の金属配線層29との間を絶縁している。

【0078】このような構成によりアンチヒューズ層27は、従来素子のように凹部になったタングステンプラグ層上にではなく、層間絶縁膜24より表面が上部に位置し、上面が平面状となった下部電極32上に形成されている。そのため、タングステンプラグ層26の上部でアンチヒューズ層27の膜厚がばらつくという問題や、製造工程における熱処理でタングステンプラグ層26とアンチヒューズ層27とが反応して反応層が形成されるという問題が発生しない。したがって、アンチヒューズ層27の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を得ることができる。

【0079】次に実施の形態4のアンチヒューズ素子の製造方法について、図10(a)～(c)を参照しながら説明する。これらの図において、図7(a)～(d)に示した構成要素と対応する要素には同じ符号を付している。

【0080】図10(a)に示す断面構造は図7(a)～(c)を経たものと同じであるが、この構造ではタングステンプラグ層26の表面に窒化処理によって窒化タングステン層31が形成されている。(図10(a))。

(a)。次にこの窒化タングステン層31の上にのみ、NH₃、TiCl₄、およびH₂の混合ガスを用いた選択CVD法によって窒化チタン膜32を形成する(図10(b))。

【0081】次に、SiH₄ガスとArガスを用いたプラズマCVD法によって、温度400℃、圧力5.0Torr、RF電力80Wの条件でアモルファスシリコンを、引き続いてSiH₄ガスとN₂ガスを用いて、温度4

00℃、圧力2.5Torr、RF電力50Wの条件でシリコン窒化物を堆積させ、合計約100nmの積層膜を形成する。次にスパッタリング法によって窒化チタン膜32を300nm程度の厚さに形成する。

【0082】次に、窒化チタン膜32上に公知の方法でレジストパターンを形成し、CHF₃、CF₄、SF₆、およびHeの混合ガスを用いてリアクティブイオンエッチング法によってエッチングして、アモルファスシリコン膜およびシリコン窒化膜からなるアンチヒューズ層27と、窒化チタンからなる上部電極28を形成する。

【0083】次に、スパッタリング法によって、アルミニウム99重量%および銅1重量%の組成で、アルミニウム合金膜を600nm程度の厚さに形成した後、アルミニウム合金膜をマスキングしつつエッチングし、上部電極28上を含んで第2の金属配線層29を形成することによって、アンチヒューズ素子を完成する(図10(c))。

【0084】上述の方法では、タングステンプラグ層26を選択CVD法を用いて形成し、CMP法で研磨して

層間絶縁膜24の表面からの突出量30bを0～0.2μmに規制し、かつタングステンプラグ層26の表面を窒化処理して窒化タングステン層31を設けている。そのため、アンチヒューズ層27は従来技術のように凹部になったタングステンプラグ層上にではなく、層間絶縁膜24より表面が上部に位置して上面が平らな窒化タングステン層上に形成することができ、アンチヒューズ層27の膜厚がばらつくという問題や、製造工程における熱処理でタングステンプラグ層26とアンチヒューズ層27とが反応して反応層が形成されるという問題が発生しない。したがって、アンチヒューズ層27の絶縁破壊電圧が安定し、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を得ることができる。

【0085】なお、この例では選択CVD法を用いてタングステンプラグ層26を形成したが、選択CVD法を用いてアルミニウムプラグや銅プラグを形成しても同様の効果を得ることができる。

【0086】図11は実施の形態4のアンチヒューズ素子の絶縁破壊電圧の分布を、実施の形態3のそれと対比させて示す図である。図において、(E)は実施の形態4のアンチヒューズ素子の絶縁破壊電圧の分布であり、(D)は実施の形態3のアンチヒューズ素子の絶縁破壊電圧の分布である。

【0087】このように、タングステンプラグ層26の表面を窒化処理して窒化タングステン層31を形成し、さらにその上に窒化チタン層32を形成した後、アンチヒューズ層27を形成することによって、実施の形態3のアンチヒューズ素子よりさらに良好な絶縁破壊電圧分布を有するアンチヒューズ素子が得られる。

【0088】なお、この例では選択CVD法を用いてタングステンプラグを形成したが、選択CVD法を用いて

アルミニウムプラグや銅プラグを形成しても同様の効果を得ることができる。

【0089】また、この例においては、タンゲステンプラグ層の表面に窒化タンゲステン層を形成した上に、選択CVD法によって窒化チタン層を形成したが、タンゲステンプラグ層の表面に直接選択CVD法によって窒化チタン層を形成しても同等の効果を得ることができる。

【0090】

【発明の効果】以上のように本発明は、導電体からなるプラグ層の表面が層間絶縁膜の表面と同一かまたは突出した構成とすることによりプラグ層の表面を平坦にし、その平坦面にアンチヒューズ素子を形成した構成とすることによって、アンチヒューズ膜の膜厚の均一性が向上し、アンチヒューズ層の絶縁破壊電圧のばらつきを抑制でき、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を実現することができる。

【0091】なお、導電体からなるプラグ層の表面の層間絶縁膜の表面からの突出量を0~0.2μmに規制することにより、一層アンチヒューズ層の絶縁破壊電圧のばらつきを抑制できる。

【0092】また、導電体からなるプラグ層の表面に窒化金属層を形成することにより、製造工程における熱処理によってプラグ層とアンチヒューズ層とが反応することを防止でき、良好なプログラミング特性および高信頼性を有するアンチヒューズ素子を実現できる。

【図面の簡単な説明】

【図1】本発明の実施の形態1におけるアンチヒューズ素子の断面図

【図2】本発明の実施の形態1におけるアンチヒューズ素子の製造工程図

【図3】本発明の実施の形態1におけるアンチヒューズ素子の絶縁破壊電圧分布を示す図

【図4】本発明の実施の形態2におけるアンチヒューズ素子の製造工程を示す工程断面図

【図5】本発明の実施の形態2におけるアンチヒューズ素子の絶縁破壊電圧分布を示す図

【図6】本発明の実施の形態3におけるアンチヒューズ素子の断面図

【図7】本発明の実施の形態3におけるアンチヒューズ素子の製造工程を示す工程断面図

【図8】本発明の実施の形態3におけるアンチヒューズ素子の絶縁破壊電圧分布を示す図

【図9】本発明の実施の形態4におけるアンチヒューズ素子の断面図

【図10】本発明の実施の形態4におけるアンチヒューズ素子の製造工程を示す工程断面図

【図11】本発明の実施の形態4におけるアンチヒューズ素子の絶縁破壊電圧分布を示す図

【図12】従来のアンチヒューズ素子の断面図

【図13】従来のアンチヒューズ素子の製造工程を示す工程断面図

【符号の説明】

2 2 シリコン酸化膜(絶縁膜)

2 3 第1の金属配線層(下部配線層)

2 4 層間絶縁膜

2 5 接続口


2 6 タンゲステンプラグ層(導電体)

2 7 アンチヒューズ層


2 8 上部電極

3 0 2 9 第2の金属配線層(上部配線層)


【図1】




【図3】




【図 2】




【図 4】




【図 5】




【図 6】





【図 9】





【図 12】



【図 7】



【図 10】



【図 11】

【図 13】

